|
|
ناقشت رسالة ماجستير في قسم هندسة الحاسوب في الجامعة التكنولوجية تطوير مصفوفة البوابات المنطقية القابلة للبرمجة اساسه نظام متعدد النواة على الشريحة لتطبيق البيانات الكبيرة. وتضمنت الرسالة التي حملت عنوان " Development of FPGA-Based Multi Core System on-Chip for Big Data Application " "تطوير مصفوفة البوابات المنطقية القابلة للبرمجة اساسه نظام متعدد النواة على الشريحة لتطبيق البيانات الكبيرة " وناقشت هذه الرسالة تصميم معالج 32 بت خط الأنابيب المتلافي للتشابك (MIPS) باستخدام لغة وصف الكيان المادي للدوائر المتكاملة ذات السرع العالية(VHDL). وتوصلت الباحثة الى ان ملخص الاستخدام للمعالج المقترح يتضمن على (6184 عددًا من سجل الشرائح) ، (6788عدد شرائح LUT)، (1160عدد أزواج LUT-FF المستخدمة بالكامل) ، (67 عددًا من IOBs المقيدة) ، (6 عدد من كتلة RAM / FIFO) بالنسبة الى مساحة البوابات المنطقية القابلة للبرمجة (FPGA). وتم الحصول على الطاقة الكلية (3.422) واط وفترة الساعة تساوي (7.329) نانو ثانية (التردد: 136.444 ميجاهرتز) للمعالج المقترح. وتألفت لجنة المناقشة من:
|
|
الأحد, 28 شباط/فبراير 2021 18:11